

MOSFET canal corto

TB070 - Dispositivos Semiconductores



Asignatura de la carrera Ingeniería Electrónica
Universidad de Buenos Aires, Facultad de Ingeniería

Profesor a cargo: **M. G. González**



Tabla de contenido

- 1 Lectura recomendada
- 2 Escalamiento del MOSFET (*Scaling*)
- 3 Efectos de canal corto
 - Modulaci3n del canal
 - Reducci3n de barrera inducido por *drain* (DIBL)
- 4 Transporte a campos el3ctricos intensos
 - Degradaci3n de la movilidad
 - Velocidad de saturaci3n
- 5 Variaci3n de la tensi3n umbral
 - Densidad de carga compartida por *drain* y *source*
 - Efectos de canal angosto
- 6 Mecanismos de ruptura en el MOSFET de canal corto
 - Ruptura por avalancha en drain
 - Electrones calientes
 - *Drain* ligeramente dopado
- 7 El fin del MOSFET planar y el comienzo de la revoluci3n 3-D
 - FinFET y MBCFET (GAA *nanosheets*, GAA *nanowires*)
 - Programa de Simulaci3n con 3nfasis en Circuitos Integrados (SPICE)
- 8 Resumen


Lectura recomendada


- D. Neamen, “Semiconductors Physics and Devices”, 2012, cap. 11.
- J. Taur, T. Ning, “Fundamentals of Modern VLSI Devices”, 2022, cap. 6.
- S. Sze, Y. Li, K. Ng, “Physics of Semiconductors Devices”, 2021, cap. 6.
- R. Muller, T. Kamins, “Device Electronics for Integrated Circuits”, 2002, cap. 9.

Nota: las imágenes usadas en esta presentación fueron extraídas de estos libros.

MOSFET *Scaling*

Cronología de los principales hitos en el desarrollo de la **tecnología VLSI**





En la era VLSI se busca:

- * aumentar la densidad de integración
 - * mayor velocidad de respuesta
 - * disminuir la disipación de potencia
- } $\Rightarrow$ **reducir el tamaño** $\Rightarrow L \downarrow$


Reducir L “no es gratis” $\left\{ \begin{array}{l} \text{se complica la operación} \\ \text{se degrada el rendimiento} \end{array} \right.$

Para **preservar** las características eléctricas del MOSFET canal largo y asegurar la **confiabilidad** del dispositivo de canal corto, se proponen **guías de escalado**.

La más popular es el **escalamiento a campo eléctrico constante** (1974)

	MOSFET Device and Circuit Parameters	Multiplicative Factor ($\kappa > 1$)
Scaling assumptions	Device dimensions (t_{ox}, L, W, x_j)	$1/\kappa$
	Doping concentration (N_a, N_d)	κ
	Voltage (V)	$1/\kappa$
Derived scaling behavior of device parameters	Electric field ($\mathcal{E}$)	1
	Carrier velocity (v)	1
	Depletion-layer width (W_d)	$1/\kappa$
	Capacitance ($C = \epsilon A/t$)	$1/\kappa$
	Inversion-layer charge density (Q_i)	1
	Current, drift (I)	$1/\kappa$
	Channel resistance (R_{ch})	1
Derived scaling behavior of circuit parameters	Circuit delay time ($\tau \sim CV/I$)	$1/\kappa$
	Power dissipation per circuit ($P \sim V \times I$)	$1/\kappa^2$
	Power-delay product per circuit ($P \times \tau$)	$1/\kappa^3$
	Circuit density ($\propto 1/A$)	κ^2
	Power density (P/A)	1

*valores típicos $\kappa = \sqrt{2}$



Es “información antigua” pero da una noción de órdenes de magnitud:



Year of Production	1997	1999	2001	2003	2006	2010	2016
Min. dim. L (μm)	0.25	0.18	0.13	0.1	0.07	0.045	0.022
Logic V_{DD} (V)	2.5–1.8	1.8–1.5	1.2	1.0	0.9	0.6	0.4
Equivalent x_{ox} (nm)	4–5	1.9–2.5	2.3	2.0	1.9	1.2	0.9
Junction depth x_j (nm)	50–100	45–70	30–60	26–52	20–40	15–30	10–20

¿qué parámetros constructivos **limitan** esta guía de escalado?

Parameter	Scaling factor: Constant- $\mathcal{E}$	Scaling factor: Actual	Limitation
L	$1/\kappa$	/	/
$\mathcal{E}$	1	> 1	/
d	$1/\kappa$	$> 1/\kappa$	Tunneling, defects
r_j	$1/\kappa$	$> 1/\kappa$	Resistance
V_T	$1/\kappa$	$\gg 1/\kappa$	Off current
V_D	$1/\kappa$	$\gg 1/\kappa$	System, V_T
N_A	κ	$< \kappa$	Junction breakdown

Cuando se reduce L , no hay guía de escalado que evite que haya apartamientos del comportamiento con respecto al MOSFET canal largo:

- función potencial 2-D $\Rightarrow$ **GCA no es válida.**
- $\mathcal{E}$ elevados $\Rightarrow$ **degradación** con el tiempo.




Resumidamente, las consecuencias de los efectos de reducir L incluyen:

- I_D ya no satura como consecuencia de disminución de carga en el canal de inversión en el extremo de *Drain*
- degradación de la movilidad de los portadores
- dependencia de V_T con L
- se reducen las tensiones de los fenómenos de ruptura

Modulación del canal inversión

Cuando $V_{DS} > V_{DS(sat)}$, la posición del *pinch-off* se corre hacia *source*.



Si ΔL no es despreciable respecto de $L \Rightarrow$ afecta a I_D

Teniendo en cuenta que la juntura PN D-B es asimétrica y la ec. (8.15) $\Rightarrow$

$$x_{db} \approx \sqrt{\frac{2\epsilon_s}{qN_a} (\phi_{bi_{db}} + V_{DS})} \quad (1)$$

donde $\phi_{bi_{db}}$ es la tensión de contacto de la juntura que, recordando (8.4), es:

$$\phi_{bi_{db}} = \frac{E_{in} - E_{ip}}{-q} = \frac{E_{in} - E_f}{-q} + \frac{E_f - E_{ip}}{-q} \quad (2)$$

Si el *drain* no está degenerado,

$$\phi_{bi_{db}} = V_{th} \ln \left(\frac{N_{dD} N_{aB}}{n_i^2} \right) = V_{th} \ln \left(\frac{N_{dD}}{n_i} \right) - \psi_B \quad (3)$$

Caso contrario, $E_{f_n} \approx E_c \Rightarrow$

$$\phi_{bi_{db}} = \frac{E_g}{2q} + V_{th} \ln \left(\frac{N_{aB}}{n_i} \right) = \frac{E_g}{2q} - \psi_B \quad (4)$$

Como **primera aproximación** se supone que región SCR de la juntura no afecta el canal hasta que $V_{DS} > V_{DS(sat)}$

$\Rightarrow \Delta L$ se puede calcular como,

$$\Delta L = \sqrt{\frac{2\epsilon_s}{q N_a}} \left(\sqrt{\phi_{bi_{db}} + V_{DS}} - \sqrt{\phi_{bi_{db}} + V_{DS(sat)}} \right) \quad (5)$$

I_D es **proporcional a largo del canal de inversión** ($L_c \neq L$) $\Rightarrow$ se puede usar la siguiente corrección para tener en cuenta ΔL :

$$I_D = \left(\frac{L}{L - \Delta L} \right) I_{D(cl)} \quad (6)$$


Mientras $\Delta L < L$,

$$\frac{L}{L - \Delta L} \approx 1 + \lambda V_{DS} \quad (7)$$

donde λ se conoce como **parámetro de modulación de largo del canal** $\Rightarrow$

$$I_D = I_{D(cl)} (1 + \lambda V_{DS}) \quad (8)$$


Ejemplo para $L = 0,73 \mu\text{m}$, $t_{ox} = 25,8 \text{ nm}$, $N_a = 7 \cdot 10^{16} \text{ cm}^{-3}$, $V_{BS} = 0 \text{ V}$



Reducción de barrera inducida por *drain* (DIBL)


Tiene su origen cuando las regiones SCR de las junturas PN “se tocan”

⇒ se produce una perforación del canal (*punch-through*) que genera una **corriente de fuga** entre *drain* y *source* que **depende fuertemente** de V_D



Hay una **reducción de la barrera de potencial** de la juntura PN S-B ⇒ hay una inyección de e^- que incrementa I_D

Cualitativamente se en la curva de salida del MOSFET se observa lo siguiente:



Una forma **aproximada** de obtener la tensión de *punch-through* V_{PT} es suponer que la misma se alcanza cuando $L = x_{sb} + x_{db}$, donde

$$x_{sb} \approx \sqrt{\frac{2\epsilon_s}{q N_a} \phi_{bi_{sb}}} = x_{db_0} \quad (9)$$

Suponiendo que $\phi_{bi_{sb}} = \phi_{bi_{db}}$ y usando (1) y (9) para despejar V_{DS} ,


$$V_{PT} = \frac{q N_a (L - x_{db_0})^2}{2\epsilon_s} - \phi_{bi_{db}} \quad (10)$$

Una expresión **empírica** para la corriente de DIBL que atraviesa la SCR de la juntura D-B es,


$$J_{D(pt)} \approx \frac{9\epsilon_s \mu_n}{8L^3} V_{DS}^2 \quad (11)$$

$J_{D,pt}$ es **paralela** a la corriente de la capa de inversión.

Drain characteristics of MOSFETs showing DIBL effect.



Above threshold. $L = 0.23 \mu\text{m}$
 $d = 25.8 \text{ nm}$. $N_A = 7 \times 10^{16} \text{ cm}^{-3}$.



Below threshold. $d = 13 \text{ nm}$. $N_A = 10^{14} \text{ cm}^{-3}$.

En la gráfica de la izquierda se puede apreciar un caso donde el efecto DIBL hace que el transistor no pueda apagarse.

Degradación de la movilidad



En la teoría desarrollada en la clase *Transistor MOS* se supuso que la **movilidad de los portadores en el canal de inversión es constante**.

Sin embargo, cuando $L \downarrow$, los efectos **dentro del canal** deben ser tenidos en cuenta:

- $\mathcal{E}_x$ varía apreciablemente
- dispersión con las irregularidades y cargas presentes en la interfaz Ox-SC, μ_R y μ_S , respectivamente.

Por lo tanto, la expresión (6.8) para la **movilidad neta** se reescribe como:

$$\frac{1}{\mu} = \frac{1}{\mu_L} + \frac{1}{\mu_I} + \frac{1}{\mu_R} + \frac{1}{\mu_S} \quad (12)$$



Experimentalmente se encuentra que, **mientras la velocidad de los portadores no sature**, la degradación de μ depende esencialmente de $\mathcal{E}_x$.


Su variación dentro del canal de espesor x_i no es despreciable $\Rightarrow$ se define,

$$\mathcal{E}_{eff} = \frac{\int_0^{x_i} \mathcal{E}_x(x) n(x) dx}{\int_0^{x_i} n(x) dx} \quad (13)$$

Midiendo para diferentes valores de t_{ox} y N_a se encuentra una expresión **empírica** para la movilidad efectiva del canal:

$$\mu_{eff} = \mu_0 \left(\frac{\mathcal{E}_{eff}}{\mathcal{E}_0} \right)^\alpha \quad (14)$$

donde μ_0 , $\mathcal{E}_0$ y α son parámetros de ajuste.



Luego de aplicar las expresiones de la clase *Capacitor MOS* a (13) se obtiene que,

$$\mathcal{E}_{eff} \approx -\frac{1}{\epsilon_s} \left(Q'_{d_{\max}} + \frac{Q'_i}{2} \right) \quad (15)$$

Para llegar a la expresión de $Q'_{d_{\max}}$ se parte de (12.13) reemplazando $V_G = V_T$ y $\psi_s = -2\psi_B \Rightarrow$

$$V_T = V_{FB} - \frac{Q'_{d_{\max}}}{C'_{ox}} - 2\psi_B \quad \Rightarrow \quad Q'_{d_{\max}} = -C'_{ox} (V_T - V_{FB} + 2\psi_B) \quad (16)$$

Por otro lado, Q'_i se determina mediante (12.36):

$$Q'_i \approx -C'_{ox} (V_G - V_T) \quad (17)$$

Reemplazando (16) y (17) en (15):

$$\mathcal{E}_{eff} \approx \frac{\epsilon_{ox}}{t_{ox} \epsilon_s} (V_T - V_{FB} + 2\psi_B) + \frac{\epsilon_{ox}}{2 t_{ox} \epsilon_s} (V_G - V_T) \quad (18)$$



Esto muestra que si $t_{ox} \downarrow \Rightarrow \mathcal{E}_{eff} \uparrow \Rightarrow \mu_{eff} \downarrow$ y **empeora** si V_G no se “escala”

Velocidad de saturación

En la clase *Fenómeno de transporte en SC* se estudió que la velocidad de arrastre **satura a campos elevados** y empíricamente se tiene que la ecuación (6.13),

$$v_a(\mathcal{E}_y) = \frac{\mu_{eff} \mathcal{E}_y}{\left[1 + \left(\frac{\mu_{eff} \mathcal{E}_y}{v_{sat}}\right)^n\right]^{1/n}} = \frac{\mu_{eff} \mathcal{E}_y}{\left[1 + \left(\frac{\mathcal{E}_y}{\mathcal{E}_c}\right)^n\right]^{1/n}} \quad (19)$$

donde $\mathcal{E}_c$ se conoce como **campo crítico**.



Cómo se explicó antes, a medida que $L \downarrow$, **no es posible evitar** que $\mathcal{E}_y$ aumente. De hecho, fácilmente se tienen campos del orden de 10^4 V/cm, $\Rightarrow$ deja de aumentar linealmente.

¿Cómo cambia $I_{D(sat)}$ y $V_{DS(sat)}$ al considerar este efecto?

Para llegar a una expresión analítica **simple** con **suficiente acuerdo** con las mediciones experimentales se considera $n = 1$,

$$v_a(\mathcal{E}_y) \approx \frac{\mu_{eff} \mathcal{E}_y}{1 + \frac{\mathcal{E}_y}{\mathcal{E}_c}} = \frac{\mu_{eff} \mathcal{E}_c \mathcal{E}_y}{\mathcal{E}_c + \mathcal{E}_y} = \mu_{ch} \mathcal{E}_y \quad (20)$$

y que la **hipótesis de GCA es válida** $\Rightarrow$ se puede usar (13.28):

$$Q'_i \approx -C'_{ox} (V_{GS} - V_T - m V) \quad (21)$$

A partir de (13.7) (clase *Transistor MOSFET*) pero con $\mu_n = \mu_{ch}$,

$$I_D = -W Q'_i \mu_{ch} \frac{dV}{dy} = -W Q'_i \mu_{ch} \mathcal{E}_y \approx -W Q'_i v_a \quad (22)$$

Reemplazando (20) y (21) en (22):

$$\Rightarrow I_D = -Wv(\mathcal{E}_y)Q'_i \approx WC'_{ox} \frac{\mu_{eff}\mathcal{E}_c\mathcal{E}_y}{[\mathcal{E}_c + \mathcal{E}_y]} (V_{GS} - V_T - mV)$$

$$\Rightarrow I_D\mathcal{E}_c + I_D\mathcal{E}_y = WC'_{ox}\mu_{eff}\mathcal{E}_c\mathcal{E}_y(V_{GS} - V_T - mV)$$

$$\Rightarrow I_D\mathcal{E}_c = (WC'_{ox}\mu_{eff}\mathcal{E}_c(V_{GS} - V_T - mV) - I_D) \frac{dV}{dy}$$

Finalmente, integrando la expresión anterior:

$$\int_0^L I_D\mathcal{E}_c dy = \int_0^{V_{DS}} (WC'_{ox}\mu_{eff}\mathcal{E}_c(V_{GS} - V_T - mV) - I_D) dV$$

$$\Rightarrow I_D = \frac{WC'_{ox}\mu_{eff}\mathcal{E}_c}{L\mathcal{E}_c + V_{DS}} \left(V_{GS} - V_T - \frac{m}{2}V_{DS} \right) V_{DS}$$

Reacomodando la expresión anterior,

$$I_D = \frac{C'_{ox} \mu_{eff} \frac{W}{L}}{1 + \frac{V_{DS}}{L\mathcal{E}_c}} \left(V_{GS} - V_T - \frac{m}{2} V_{DS} \right) V_{DS} \quad (23)$$

Para hallar $V_{DS(sat)}$ e $I_{D(sat)}$ se busca el máximo de (23):



$$V_{DS(sat)} = L\mathcal{E}_c \left[\sqrt{1 + \frac{2(V_{GS} - V_T)}{mL\mathcal{E}_c}} - 1 \right] \quad (24)$$

En los casos extremos:

$$\text{Si } \frac{V_{GS} - V_T}{m} \ll L\mathcal{E}_c \Rightarrow I_{D(sat)} = \frac{\mu_{eff} C'_{ox}}{2m} \frac{W}{L} (V_{GS} - V_T)^2 \quad (25)$$


$$\text{Si } \frac{V_{GS} - V_T}{m} \gg L\mathcal{E}_c \Rightarrow I_{D(sat)} = C'_{ox} W \underbrace{\mu_{eff} \mathcal{E}_c}_{v_{sat}} (V_{GS} - V_T) \quad (26)$$

Si se da la última condición $\Rightarrow$ la saturación de I_D no ocurre por *pinch-off* sino por la saturación de v_a



Densidad de carga compartida por *drain* y *source*

En un MOSFET **canal largo** se tiene una situación donde V_G controla esencialmente toda la **carga espacial** del canal entre *drain* y *source*.



Recordando la expresión (12.37) de V_T de la clase *Capacitor MOS*:

$$V_T = V_{FB} - 2\psi_B + \gamma\sqrt{-2\psi_B} \quad (27)$$

que se puede poner en función de $x_{d_{m\acute{a}x}}$ usando (12.13) para la condición umbral,

$$V_T = V_{FB} - \frac{Q'_{d_{m\acute{a}x}}}{C'_{ox}} - 2\psi_B = V_{FB} + \frac{WLqN_a x_{d_{m\acute{a}x}}}{C_{ox}} - 2\psi_B \quad (28)$$

Para el caso cuando $V_{DS} \approx 0$, $x_{d_{\text{máx}}} \approx x_{sb} \approx x_{db}$ dado que $\phi_{bi_{gb}} \approx \phi_{bi_{sb}} \approx \phi_{bi_{db}}$

$$|Q_{d_{cc}}| = WqN_ax_{d_{\max}} \frac{L+L'}{2} \quad (30)$$

$$\Delta V_T = \frac{|Q_{d_{cc}}| - |Q_{d_{cl}}|}{C_{ox}} \Rightarrow$$


$$\Delta V_T = -\frac{qN_a x_{d_{\max}}}{C'_{ox} L} \frac{L + L'}{2} \quad (31)$$

Geométricamente se puede escribir L' en función de parámetros constructivos:

$$\frac{L + L'}{2} = \sqrt{r_j^2 + 2 x_{d_{\text{máx}}} r_j} - r_j \quad (32)$$

Reemplazando en (31),

$$\Delta V_T = - \frac{q N_a x_{d_{\text{máx}}} t_{ox}}{\epsilon_{ox} L} \left[\sqrt{r_j^2 + 2 x_{d_{\text{máx}}} r_j} - r_j \right] \quad (33)$$



Siguiendo un procedimiento similar, se puede llegar a la expresión cuando $V_{DS} > 0$ y $V_{BS} < 0$,

$$\Delta V_T = -\frac{qN_a x_{d_{\max}} t_{ox}}{\epsilon_{ox} L} \left[\left(\sqrt{1 + \frac{2x_{sb}}{r_j}} - 1 \right) + \left(\sqrt{1 + \frac{2x_{db}}{r_j}} - 1 \right) \right] \quad (34)$$


donde


$$x_{d_{\max}} = \sqrt{\frac{2\epsilon_s}{qN_a} (-2\psi_B - V_{BS})} \quad (35)$$

$$x_{sb} = \sqrt{\frac{2\epsilon_s}{qN_a} (\phi_{bi_{sb}} - \psi_s - V_{BS})} \quad (36)$$

$$x_{db} = \sqrt{\frac{2\epsilon_s}{qN_a} (\phi_{bi_{sb}} + V_{DS} - \psi_s - V_{BS})} \quad (37)$$

La dependencia con ψ_s se debe a que las SCR de las juntura PN se extiende por debajo del óxido.





Si se **omiten** los efectos estudiados hasta ahora se puede expresar la carga “no tomada en cuenta” como,



$$|\Delta Q_d| = qN_a L x_{d_{\text{máx}}} (\xi x_{d_{\text{máx}}}) \quad (38)$$

donde ξ es un parámetro de ajuste para la carga espacial lateral.

Siguiendo el mismo procedimiento que con el caso anterior,

$$\Delta V_T = + \frac{qN_a x_{d_{\text{máx}}} t_{ox}}{\epsilon_{ox} L} \left(\frac{\xi x_{d_{\text{máx}}}}{W} \right) \quad (39)$$

Debajo se muestra una comparación **cualitativa** de las variaciones de V_T





$$\Delta V_T = -\frac{qN_a x_{d_{\max}} t_{ox}}{\epsilon_{ox} L} \left[\sqrt{r_j^2 + 2 x_{d_{\max}} r_j} - r_j \right] \quad (\text{carga compartida})$$

$$\Delta V_T = +\frac{qN_a x_{d_{\max}} t_{ox}}{\epsilon_{ox} L} \left(\frac{\xi x_{d_{\max}}}{W} \right) \quad (\text{canal angosto})$$

Ruptura por avalancha en drain


Como se estudió en la clase *Diodo real*, para cierto valor V_{DS} , el campo eléctrico en el juntura PN D-B es suficientemente intenso para producir **efecto avalancha**.



En este caso la unión metalúrgica de la juntura **no es plana** $\Rightarrow$ la líneas de $\mathcal{E}$ **se concentran** en la zona de mayor curvatura $\Rightarrow$ tensión de ruptura $\downarrow$

Electrones “calientes”

Algunos e^- ionizados en la juntura PN D-B van hacia el óxido.





Cuando los campos son muy intensos tal que los e^- obtienen energías del orden de 1,5 eV $\Rightarrow$ pueden **atravesar el óxido** y producir una corriente de *gate*.

Además, una fracción puede quedar **atrapada** en el óxido $\Rightarrow$ corrimiento del valor de V_T y degradación de μ


Drain ligeramente dopado (LDD)

Una forma de reducir los efectos de ruptura es cambiando el perfil de dopaje:



LDD tiene dos desventajas:

- se aumenta la complejidad (se mitiga haciendo simétrica la estructura)
- se incrementa la resistencia serie $\Rightarrow$ mayor potencia disipada



Fin del MOSFET planar y comienzo de la revolución 3-D

Primer síntoma: crisis para transistores con $L < 45 \text{ nm}$

- el SiO_2 se volvió tan delgado que empezó a romperse $\Rightarrow$ la industria lo reemplazó por un aislante mucho más grueso y eficiente: el **High-k** (generalmente Óxido de Hafnio).
- Surgió un problema químico: el polisilicio y el High-k no se llevan bien $\Rightarrow$ se reemplazó por metales puros y aleaciones especiales: **High-K Metal Gate**.
- Para un NMOS se necesita $\phi_m < \phi_s \Rightarrow$ Aluminuro de Titanio (TiAl) o Carburo de Tantalio (TaC).
- Para un PMOS se necesita $\phi_m > \phi_s \Rightarrow$ Nitruro de Titanio (TiN) o Nitruro de Tántalo (TaN).


Segundo síntoma: se rompe el funcionamiento de la estructura MOS

- En base a lo presentado en las diapositivas anteriores, a medida que el MOSFET reduce su longitud, los campos eléctricos **interactúan de manera 3-D**, alterando drásticamente su funcionamiento.
- La **capacidad de control del gate** se ve severamente afectada (DIBL).

La evolución del FET

FinFET

Para recuperar el control, el canal se levantó verticalmente del sustrato en forma de una aleta delgada (Fin) $\Rightarrow$ el óxido queda envuelto por tres de sus caras. Limitación principal: para incrementar I_D , se deben añadir más aletas idénticas en paralelo ya que W y L están fijos.




Planar FET

Up until about 2011, planar transistors were the best devices available.


GAA MOSFET

El canal se divide en múltiples láminas horizontales de silicio monocristalino apiladas verticalmente, suspendidas en el espacio, permitiendo que la compuerta las rodee por completo en sus cuatro lados (*Gate-All-Around*). Se puede incrementar I_D cambiando el W y apilando más láminas.







FinFET

Surrounding the channel region on three sides with the gate gives better control and prevents current leakage.




Stacked nanosheet FET


The gate completely surrounds the channel regions to give even better control than the FinFET.




¿Cómo se implementa el GAA nanosheets?




A superlattice of silicon and silicon germanium are grown atop the silicon substrate.



A chemical that etches away silicon germanium reveals the silicon channel regions.



Atomic layer deposition builds a thin layer of dielectric on the silicon channels, including on the underside.



Atomic layer deposition builds the metal gate so that it completely surrounds the channel regions.

Comparativa de arquitecturas de transistores avanzados

Característica	FinFET	GAA Nanosheet	GAA Nanowire
Geometría	Aleta vertical	Láminas horiz.	Hilos cilíndricos
Control Gate	3 caras	4 caras (360°)	4 caras (radial)
Cuantización	Sí (Fins fijos)	No (Ancho var.)	Sí (Hilos fijos)
Electrostática	Buena (>3nm)	Excelente	Máxima teórica
Corriente (I_{on})	Media-Alta	Máxima	Baja-Media
Fugas (I_{off})	Moderada	Muy Baja	Mínima absoluta
Manufactura	Difícil	Muy difícil	Extrema
Introducción	22nm (2011)	3nm (2022)	Sub-1nm (I+D)
Aplicaciones Típicas	PC, Servidores y Consolas (PS5)	Smartphones 5G Premium, AI Edge	IoT médico, AI implantes, Space

OJO: cuantización no se refiere a un fenómeno de “física cuántica de la energía del electrón”, sino a una restricción geométrica y arquitectónica de diseño estructural.

SPICE: Berkeley *Short-channel* IGFET Model

ORIGEN

- SPICE: *Simulation Program with Integrated Circuit Emphasis* (Programa de Simulación con Énfasis en Circuitos Integrados).
- La herramienta más importante en la historia de la microelectrónica.
- Desarrollado en la **Universidad de California en Berkeley** a principios de la década de 1970.

¿Qué significa “Integrated Circuit Emphasis”?

- SPICE no solo simula resistencias y condensadores ideales.
- Su arquitectura fue diseñada específicamente para manejar modelos matemáticos complejos de dispositivos semiconductores (transistores), incluyendo sus capacidades parásitas, efectos de temperatura y comportamientos no lineales.
- Fue el primer programa que permitía a los diseñadores “ver” cómo funcionaría un chip antes de fabricarlo, **ahorrando millones de dólares en errores de diseño**.

¿Qué significa BSIM?

Desarrollado en Berkeley (cuna de SPICE) para resolver el **colapso** de las leyes clásicas (las “**parábolas**” que estudiaron en cursos anteriores) en canales inferiores a $2\mu\text{m}$.

Estandarización:

En 1995, la *Compact Model Coalition* (en esta época estaban Intel, IBM, Motorola, Texas Instruments, Hewlett-Packard, Lucent) eligió a **BSIM3v3 (Level 49)** como el **primer estándar universal** para terminar con los modelos propietarios y caóticos de cada empresa.

¿Por qué estudiamos BSIM? $\Rightarrow$ porque es el puente de comunicación de la industria.

Evolución de los Modelos SPICE

Nivel	Modelo	Enfoque / Física	Nodo / Arquitectura
L1	Shichman-Hodges	Canal largo (Cuadrático)	Académico ($> 10 \mu\text{m}$)
L3	Semi-empírico	Parámetros de ajuste (V_{MAX})	Submicrónico ($1 - 5 \mu\text{m}$)
L9 / L28	HSPICE Binning	Empírico por casilleros	Analógico ($0,5 - 0,35 \mu\text{m}$)
L11 / L15	MM9 / MM11	Potencial de Superficie (ψ_s)	Radiofrecuencia (RF)
L49	BSIM3v3	Continuidad matemática global	Estándar Planar (180 nm)
L54	BSIM4	Efectos cuánticos y túnel	Nanométrico ($< 65 \text{ nm}$)
L69	BSIM-CMG	Electrostática 3D en aletas	FinFET / GAAFET ($< 22 \text{ nm}$)

Modelo	Límite L	Arquitectura	Razones de colapso físico
BSIM3	$\geq 130 \text{ nm}$	Planar (2D)	El acoplamiento de efectos de canal corto rompe la aproximación para obtener V_{TH} .
BSIM4	$\geq 16 \text{ nm}/14 \text{ nm}$	Planar (2D)	Incapacidad de modelar arquitecturas 3D.
BSIM-CMG	$< 14 \text{ nm}$	3D (FinFET, GAA)	Diseñado nativamente para incorporar transporte balístico y confinamiento cuántico.

Algunos parámetros del modelo BSIM3v3 (level 49)

Parámetro	Descripción Física	Unidad	Efecto
VSAT	Velocidad de saturación	m/s	Cambia la curva de I_D vs. V_{DS} .
U0	Movilidad de baja señal (μ_0)	$\text{cm}^2/\text{V} \cdot \text{s}$	Movilidad base del canal antes de sufrir degradación por $\mathcal{E}$ vertical.
UA	Degradación de movilidad lineal	m/V	Pérdida por colisiones contra el óxido.
UB	Degradación de movilidad cuadrática	m^2/V^2	Modela el segundo orden del campo vertical.
ETA0	Coeficiente de DIBL en subumbral	Sin dim.	Reduce V_{TH} a medida que V_{DS} aumenta.
ETAB	Dependencia del sustrato para DIBL	1/V	Efecto DIBL con V_{BS} .
NFACTOR	Factor de idealidad subumbral	Sin dim.	Pérdida de control de la compuerta.
VADLC	Voltaje de Early inducido por DIBL	m/V	Factor de escala de la pendiente I_D en saturación.
PCLM	Parámetro de modulación de canal	Sin dim.	Corrección de 2do. orden para que la curva sea más "suave".

- Aumentar la densidad de integración y la velocidad de respuesta requiere **reducir el tamaño del dispositivo** pero con consecuencias.
- Se introdujo una **guía que busca escalar el dispositivo** conservando las características eléctricas y confiabilidad del MOSFET canal largo.
- En lo que se refiere a los **fenómenos relacionados con el largo del canal**, se estudiaron los efectos de modulación del canal y DIBL.
- En relación a los **campos eléctricos elevados**, se analizó la degradación de la movilidad y el efecto de saturación de la velocidad de arrastre.
- Se analizaron los **corrimientos del valor de la tensión umbral** por carga compartida por *drain* y *source* y por el efecto de canal agostado.
- Se presentaron los **principales mecanismos de ruptura** y una forma de reducir sus efectos a través del *drain* ligeramente dopado.
- Se dio un pequeño vistazo de la tecnología actual (**GAA MOSFET**), enfatizando las limitaciones de la tecnología planar.
- Se describieron los principales modelos usados por **SPICE** para simular transistores MOSFET.